原理图设计（Schematic）方法 · 检查清单

需求定义

• 明确电压/电流、接口类型、速率、环境与安规要求
• 划分功能模块：电源 → 模拟/数字/RF → 接口 → 控制 → 存储
• 输出：系统框图 + 电源树（Power Tree） + 信号流向图
• 先对齐再动手，减少原理图输入后的返工

总体方案

• 确定核心处理器与关键功能芯片的方向
• 评估成本、交期、开发难度、可扩展性
• 参考成功案例 / 厂家 EVM 开发板设计

选型要求

• 性价比高：满足性能的前提下控成本
• 易开发：调试工具多、参考设计多、软件资源丰富、成功案例多
• 可扩展：管脚/资源留余量，便于后续升级

选型动作

• 选择一个与需求接近的成功参考设计，借板/购板先做软件验证
• 细读芯片手册 + 勘误表，多参考设计管脚不一致时以手册为准
• 确认启动模式，选最适合的一种或做兼容设计

电源树要点

• 结构：输入保护 → 稳压(DC-DC/LDO) → 负载
• 明确每路电流需求与噪声敏感度
• 数字/模拟/RF 电源域分开，命名清晰（如 +3V3_DIG、AGND）
• 去耦电容紧贴 IC 引脚放置

选型权衡

• 按功耗核算各电压最大电流，电源余量 >20%
• 核实 OCP/OVP 设定点与带载能力

选型原则

• 普遍性：用广泛验证过的成熟料，少用冷偏芯片降风险
• 高性价比 + 采购方便：供货周期短、易买到
• 可替代：pin-to-pin 兼容种类多
• 向上兼容：优先沿用老产品用过的料

外围电路设计

• 每功能模块找 ≥3 个相同外围芯片的成功参考设计，连接一致才放心参照
• 只有一个不同时，不能少数服从多数，须细读手册或找原厂确认，有疑义做兼容设计
• 核对：上拉/下拉、OD 门、电平匹配、时序、未用管脚处理

• 信号流从左到右：输入 → 处理 → 控制 → 输出，便于追踪
• 分页分层：电源 / MCU 核心 / 传感器 / 通信 各独立一页，按功能组织
• 网络命名：简洁（≤8 字符）、含义清晰；低有效用 ~RESET/CS#；电源地命名统一
• 位号唯一：遵循 IEEE 命名，极性器件明确标注（如二极管、电解电容方向）
• 数字地/模拟地分割 + 单点接地；数字地可接机壳地
• 可调元件/开关功能标识清楚，功率电阻标功率、高耐压电容标耐压
• 重要控制/信号线标流向与功能文字
• 整份原理图布局均衡，避免局部过挤或过松

• ERC：开路、短路、重复位号、悬空引脚
• 网表一致性：symbol 与 footprint 映射、极性核对
• 制造检查：BOM 完整、可焊性、安规符合性
• SI/PI 预检：信号回流路径、阻抗、串扰风险
• 差分网络 P/N 与网络名一一对应
• 单网络、空网络逐一确认

• 原理图 PDF：排版清晰，供评审与归档
• 系统框图 + 电源树：辅助理解整体架构
• 网表 Netlist：PCB Layout 输入，必须一致
• 完整 BOM：位号/型号/封装/数量/厂商料号
• 版本历史：日期、作者、变更内容
• 设计约束：阻抗、去耦、信号完整性要求说明

评审机制

• 先自审，达到 95% 把握再提交他人审核
• 集体检视记录所有修改点，投板前经理终审
• 原则上一版成功、最多两版封板

• 漏上拉：OD/OC 门输出不加上拉 → 逻辑不定
• 漏去耦：电源引脚无电容 → 噪声/纹波大
• 极性错：电解电容/二极管方向反 → 上电烧毁
• 未用输入管脚悬空 → 芯片内部振荡不工作
• 高速信号不匹配：一驱多无端接 → 信号质量差
• 同总线设备地址冲突（I2C 等）→ 通信失败
• 低有效信号命名混乱 → 评审/调试歧义
• 忽视散热：大功耗芯片无散热/机箱如保温盒